# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-143407

(43) Date of publication of application: 25.05.2001

(51)Int.Cl.

G11B 20/14 G11B 7/004 G11B 20/10 G11B 20/18

(21)Application number: 2000-236573

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

04.08.2000

(72)Inventor: FUMA MASATO

**OKAMOTO SANEYUKI** 

(30)Priority

Priority number: 11248950


Priority date: 02.09.1999

Priority country: JP

# (54) ADDRESS-DETECTING CIRCUIT AND RECORDING AND/OR REPRODUCING DEVICE EQUIPPED WITH THE ADDRESS-DETECTING CIRCUIT

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide an address—detecting circuit which can perform address detection at a high detection rate, even if the state of data is poor. SOLUTION: According to the results of synchronous detection by a synchronous detecting circuit 200, a biphase rule checking by a biphase rule check circuit 201, and CRC error checks by a CRC1 circuit 202 and a CRC2 circuit 203, address detection is carried out under freely combined set conditions and according to the result of the error checks, an address value is selected and displayed.



## **LEGAL STATUS**

[Date of request for examination]

07.06.2002

[Date of sending the examiner's decision of

24.05.2005

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開2001-143407 (P2001-143407A)

(43)公開日 平成13年5月25日(2001.5.25)


						(43)公	州口 -	平成13年	5月2	5 H (2001.	5.25)
(51) Int.Cl.7		識別記号		FΙ					Ŧ	·-マコート*( <b>参</b>	考)
G11B	20/14	351		G 1	1 B	20/14		35	ιz	5 D 0 4	4
	7/004					7/004		Z		5D090	
	20/10	321				20/10		3 2 3	1 Z		
	20/18	<b>5 2 2</b>				20/18		522	2 D		
		550						550	ΟZ		
			審查請求	未請求	於簡	き項の数20	OL	(全 20	頁)	最終頁	に続く
(21)出願番	<b>}</b>	特顧2000-236573(P2	000-236573)	(71)	出願	<b>\</b> 000001	889				
						三洋電	模株式	会社			
(22)出顧日		平成12年8月4日(200	00, 8, 4)			大阪府	守口市	京阪本道	[2丁	目5番5号	ţ
				(72)	発明	<b>大馬</b>	正人				
(31)優先権主	E張番号	特膜平11-248950				大阪府	守口市	京阪本通	12丁	目5番5号	三
(32)優先日		平成11年9月2日(196	9. 9. 2)			洋電機	株式会	社内			
(33)優先権主張国		日本 (JP)		(72)	発明さ	皆 岡本	実幸				
				大阪府守口			守口市	市京阪本通2丁目5番5号 三			
						洋電機	株式会	社内			
				(74)	代理人	100064	746				
						弁理士	深見	久郎	纳	3名)	
										最終頁	に続く

#### (54)【発明の名称】 アドレス検出回路およびアドレス検出回路を備えた記録および/または再生装置

#### (57)【要約】

【課題】 データの状況が悪くても高い検出率でアドレス検出を行なうことができるアドレス検出回路を提供する。

【解決手段】 同期検出回路200による同期検出、バイフェーズルールチェック回路201によるバイフェーズルールチェック、CRC1回路202およびCRC2回路203によるCRCエラーチェックの結果に応じて、自由に組合された設定条件に従ってアドレス検出を実行するとともに、エラーチェックの結果に応じてアドレス値を選択し、表示する。



#### 【特許請求の範囲】

【請求項1】 入力データのアドレス検出を行なうアド レス検出回路であって、

1

アドレス検出のために必要な条件の組合せを任意に設定 する手段と、

前記設定された条件ごとにアドレス検出のための判定を 行なう手段と、

前記任意に設定された条件のすべての判定結果がアドレ ス検出を示すときに、アドレス検出信号を発生する手段 とを備える、アドレス検出回路。

【請求項2】 記録および/または再生装置において記 録媒体から再生された入力データのアドレス検出を行な うアドレス検出回路であって、

アドレス検出のために必要な条件の組合せを任意に設定 する手段と、

前記設定された条件ごとにアドレス検出のための判定を 行なう手段と、

前記任意に設定された条件のすべての判定結果がアドレ ス検出を示すときに、アドレス検出信号を発生する手段 とを備える、アドレス検出回路。

【請求項3】 前記任意に設定されたアドレス検出のた めに必要な条件の組合せは、

前記入力データの同期検出に成功すること、

前記入力データがバイフェーズルールで書かれたデータ であると判定されること、

前記入力データのCRCエラーチェックによりエラーな しが判定されること、およびアドレス検出のタイミング がアドレス周期信号のアドレスウィンドウに合致してい ることが判定されることを含む、請求項1または2に記 載のアドレス検出回路。

【請求項4】 前記入力データのCRCエラーチェック は、CRC1およびCRC2の双方でエラーなしの場合 にエラーなしと判断する、請求項3に記載のアドレス検 出回路。

【請求項5】 前記入力データのCRCエラーチェック は、CRC1またはCRC2のいずれか一方でエラーな しの場合にエラーなしと判断する、請求項3に記載のア ドレス検出回路。

【請求項6】 前記任意に設定されたアドレス検出のた めに必要な条件の組合せは、

前記入力データの同期検出に成功すること、

前記入力データがバイフェーズルールで書かれたデータ であると判断されること、およびアドレス検出のタイミ ングがアドレス周期信号のアドレスウィンドウに合致し ていることが判定されることを含む、請求項1または2 に記載のアドレス検出回路。

【請求項7】 前記任意に設定された条件のすべての判 定結果がアドレス検出を示していなくても、少なくとも アドレス検出のタイミングがアドレス周期信号のアドレ スウィンドウに合致していることが判定されることを条 50 クは、CRC1およびCRC2の双方でエラーなしの場

件にアドレス検出信号を補間する手段をさらに含む、請 求項1ないし6のいずれかに記載のアドレス検出回路。

【請求項8】 前記任意に設定された条件の判定結果に 応じてアドレス値を選択する手段をさらに備える、請求 項1または2に記載のアドレス検出回路。

【請求項9】 前記任意に設定された条件が、アドレス 周期信号の使用を含まない場合、他の条件の判定結果に 応じて、検出された生のアドレス値または保持されてい る前のアドレス値を、アドレス値として選択する手段を 10 含む、請求項8に記載のアドレス検出回路。

【請求項10】 前記任意に設定された条件が、アドレ ス周期信号の使用を含む場合、他の条件の判定結果に応 じて、検出された生のアドレス値、保持されている前の アドレス値、または前のアドレス値にプラス1した補間 値のいずれかを、アドレス値として選択する手段を含 む、請求項8に記載のアドレス検出回路。

【請求項11】 入力データのアドレス検出を行なうア ドレス検出回路を備えた記録および/または再生装置で あって、

20 前記アドレス検出回路は、

> アドレス検出のために必要な条件の組合せを任意に設定 する手段と、

> 前記設定された条件ごとにアドレス検出のための判定を 行なう手段と、

> 前記任意に設定された条件のすべての判定結果がアドレ ス検出を示すときに、アドレス検出信号を発生する手段 とを備える、記録および/または再生装置。

【請求項12】 記録媒体から再生された入力データの アドレス検出を行なうアドレス検出回路を備えた記録お 30 よび/または再生装置であって、

前記アドレス検出回路は、

アドレス検出のために必要な条件の組合せを任意に設定 する手段と、

前記設定された条件ごとにアドレス検出のための判定を 行なう手段と、

前記任意に設定された条件のすべての判定結果がアドレ ス検出を示すときに、アドレス検出信号を発生する手段 とを備える、記録および/または再生装置。

【請求項13】 前記任意に設定されたアドレス検出の 40 ために必要な条件の組合せは、

前記入力データの同期検出に成功すること、

前記入力データがバイフェーズルールで書かれたデータ であると判定されること、

前記入力データのCRCエラーチェックによりエラーな しが判定されること、およびアドレス検出のタイミング がアドレス周期信号のアドレスウィンドウに合致してい ることが判定されることを含む、請求項11または12 に記載の記録および/または再生装置。

【請求項14】 前記入力データのCRCエラーチェッ

合にエラーなしと判断する、請求項13に記載の記録お よび/または再生装置。

【請求項15】 前記入力データのCRCエラーチェッ クは、CRC1またはCRC2のいずれか一方でエラー なしの場合にエラーなしと判断する、請求項13に記載 の記録および/または再生装置。

【請求項16】 前記任意に設定されたアドレス検出の ために必要な条件の組合せは、

前記入力データの同期検出に成功すること、

前記入力データがバイフェーズルールで書かれたデータ 10 であると判定されること、およびアドレス検出のタイミ ングがアドレス周期信号のアドレスウィンドウに合致し ていることが判定されることを含む、請求項11または 12 に記載の記録および/または再生装置。

【請求項17】 前記任意に設定された条件のすべての 判定結果がアドレス検出を示していなくても、少なくと もアドレス検出のタイミングがアドレス周期信号のアド レスウィンドウに合致していることが判定されることを 条件にアドレス検出信号を補間する手段をさらに含む、 請求項11ないし16のいずれかに記載の記録および/ 20 または再生装置。

【請求項18】 前記任意に設定された条件の判定結果 に応じてアドレス値を選択する手段をさらに備える、請 求項11または12に記載の記録および/または再生装 置。

【請求項19】 前記任意に設定された条件が、アドレ ス周期信号の使用を含まない場合、他の条件の判定結果 に応じて、検出された生のアドレス値または保持されて いる前のアドレス値を、アドレス値として選択する手段 を含む、請求項18に記載の記録および/または再生装 30

【請求項20】 前記任意に設定された条件が、アドレ ス周期信号の使用を含む場合、他の条件の判定結果に応 じて、検出された生のアドレス値、保持されている前の アドレス値、または前のアドレス値にプラス1した補間 値のいずれかを、アドレス値として選択する手段を含 む、請求項18に記載の記録および/または再生装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、アドレス検出回 40 路、およびアドレス検出回路を備えた記録および/また は再生装置に関し、より特定的には、入力データから切 出されたデータがアドレスデータであるか否かを検出す るためにアドレス検出を行なうアドレス検出回路、およ びそのようなアドレス検出回路を備えた記録および/ま たは再生装置に関する。

[0002]

【従来の技術】従来、記録媒体の一例としての光磁気デ ィスクにおいては、位相情報およびアドレス情報がディ

は、記録再生時に、光磁気ディスクにプリフォーマット された位相情報に基づいてクロック信号を再生し、当該

クロック信号に基づいてアドレス情報の読出を行なって しった。

[0003]

されていた。

た。

【発明が解決しようとする課題】従来の技術では、光磁 気ディスクから再生されるデータからアドレス情報を切 出すために、同期信号パターンの検出を行なっていた。 すなわち、ディスク上でアドレス情報に先行して記録さ れている同期信号パターンをまず検出することにより、 後続のアドレス情報を再生データから切出すように構成

【0004】とのような同期検出は、光磁気ディスクに プリフォーマットされている位相情報に基づいてPLL 回路から供給されるクロック信号に同期して行なわれ る。したがって、PLL回路からクロック信号が安定し た状態で供給されている場合には、当該クロック信号に 同期して確実に同期検出を行なうことができる。しかし ながら、クロック信号が乱れると、同期検出は困難とな り、ひいては同期検出により再生データから切出された 情報が本当にアドレス情報なのか不明になってしまう。 【0005】光磁気記録再生装置では、回路部品の特性 のばらつき、光磁気ディスクの温度特性、その記録条件 などによって、クロック信号が不安定なことが多く、し

【0006】また、トラックジャンプやスチル再生の場 合のように、トラッキングが乱れクロックが未だ安定し ていないにもかかわらず、短時間のうちにアドレス情報 を検出しなければならない場合があり、そのような場合 にも同期検出に引続いてアドレス情報が正確に検出でき たのかは不明であった。

たがって同期検出に引続いてアドレス情報が正確に検出

できたのか不明になるという状態が頻繁に発生してい

【0007】また、光磁気ディスクに記憶されているア ドレス情報そのものが何らかの原因で破壊されている場 合があり、このような場合にもアドレス情報が正確に検 出されたか否かは不明である。

【0008】それゆえに、この発明の目的は、入力デー タから切出した情報がアドレス情報であるか否かを判断 することができるアドレス検出回路およびそのようなア ドレス検出回路を備えた記録および/または再生装置を 提供することである。

【0009】この発明の他の目的は、データの状態に合 わせてアドレス検出のための条件の組合せを柔軟に設定 することができるアドレス検出回路およびそのようなア ドレス検出回路を備えた記録および/または再生装置を 提供することである。

【0010】との発明のさらに他の目的は、アドレス検 出結果に応じてアドレス値を選択することができるアド スク上にプリフォーマットされており、記録再生装置で 50 レス検出回路およびそのようなアドレス検出回路を備え

20

た記録および/または再生装置を提供することである。 [0011]

【課題を解決するための手段】請求項1に記載の発明に よれば、入力データのアドレス検出を行なうアドレス検 出回路は、アドレス検出のために必要な条件の組合せを 任意に設定する手段と、設定された条件でとにアドレス 検出のための判定を行なう手段と、任意に設定された条 件のすべての判定結果がアドレス検出を示すときに、ア ドレス検出信号を発生する手段とを備える。

【0012】請求項2に記載の発明によれば、記録およ 10 び/または再生装置において記録媒体から再生された入 力データのアドレス検出を行なうアドレス検出回路は、 アドレス検出のために必要な条件の組合せを任意に設定 する手段と、設定された条件ごとにアドレス検出のため の判定を行なう手段と、任意に設定された条件のすべて の判定結果がアドレス検出を示すときに、アドレス検出 信号を発生する手段とを備える。

【0013】請求項3に記載の発明によれば、請求項1 または2に記載のアドレス検出回路において、任意に設 定されたアドレス検出のために必要な条件の組合せは、 入力データの同期検出に成功すること、入力データがバ イフェーズルールで書かれたデータであると判定される こと、入力データのCRCエラーチェックによりエラー なしが判定されること、およびアドレス検出のタイミン グがアドレス周期信号のアドレスウィンドウに合致して いるととが判定されることを含む。

【0014】請求項4に記載の発明によれば、請求項3 に記載のアドレス検出回路において、入力データのCR Cエラーチェックは、CRC1 およびCRC2の双方で エラーなしの場合にエラーなしと判断する。

【0015】請求項5に記載の発明によれば、請求項3 に記載のアドレス検出回路において、入力データのCR Cエラーチェックは、CRC1またはCRC2のいずれ か一方でエラーなしの場合にエラーなしと判断する。

【0016】請求項6に記載の発明によれば、請求項1 または2に記載のアドレス検出回路において、任意に設 定されたアドレス検出のために必要な条件の組合せは、 入力データの同期検出に成功すること、入力データがバ イフェーズルールで書かれたデータであると判断される こと、およびアドレス検出のタイミングがアドレス周期 40 信号のアドレスウィンドウに合致していることが判定さ れるととを含む。

【0017】請求項7に記載の発明によれば、請求項1 ないし6のいずれかに記載のアドレス検出回路におい て、任意に設定された条件のすべての判定結果がアドレ ス検出を示していなくても、少なくともアドレス検出の タイミングがアドレス周期信号のアドレスウィンドウに 合致していることが判定されることを条件にアドレス検 出信号を補間する手段をさらに含んでいる。

または2に記載のアドレス検出回路において、任意に設 定された条件の判定結果に応じてアドレス値を選択する 手段をさらに備える。

【0019】請求項9に記載の発明によれば、請求項8 に記載のアドレス検出回路において、任意に設定された 条件が、アドレス周期信号の使用を含まない場合、他の 条件の判定結果に応じて、検出された生のアドレス値ま たは保持されている前のアドレス値を、アドレス値とし て選択する手段を含む。

【0020】請求項10に記載の発明によれば、請求項 8に記載のアドレス検出回路において、任意に設定され た条件が、アドレス周期信号の使用を含む場合、他の条 件の判定結果に応じて、検出された生のアドレス値、保 持されている前のアドレス値、または前のアドレス値に プラス1 した補間値のいずれかを、アドレス値として選 択する手段を含む。

【0021】請求項11に記載の発明によれば、記録お よび/または再生装置の入力データのアドレス検出を行 なうアドレス検出回路は、アドレス検出のために必要な 条件の組合せを任意に設定する手段と、設定された条件 ごとにアドレス検出のための判定を行なう手段と、任意 に設定された条件のすべての判定結果がアドレス検出を 示すときに、アドレス検出信号を発生する手段とを備え

【0022】請求項12に記載の発明によれば、記録お よび/または再生装置の記録媒体から再生された入力デ ータのアドレス検出を行なうアドレス検出回路は、アド レス検出のために必要な条件の組合せを任意に設定する 手段と、設定された条件ごとにアドレス検出のための判 30 定を行なう手段と、任意に設定された条件のすべての判 定結果がアドレス検出を示すときに、アドレス検出信号 を発生する手段とを備える。

【0023】請求項13に記載の発明によれば、請求項 11または12に記載の記録および/または再生装置に おいて、任意に設定されたアドレス検出のために必要な 条件の組合せは、入力データの同期検出に成功すると と、入力データがバイフェーズルールで書かれたデータ であると判定されること、入力データのCRCエラーチ ェックによりエラーなしが判定されること、およびアド レス検出のタイミングがアドレス周期信号のアドレスウ ィンドウに合致していることが判定されることを含む。 【0024】請求項14に記載の発明によれば、請求項 13に記載の記録および/または再生装置において、入 力データのCRCエラーチェックは、CRC1およびC RC2の双方でエラーなしの場合にエラーなしと判断す

【0025】請求項15に記載の発明によれば、請求項 13に記載の記録および/または再生装置において、入 力データのCRCエラーチェックは、CRC1またはC 【0018】請求項8に記載の発明によれば、請求項1 50 RC2のいずれか一方でエラーなしの場合にエラーなし

と判断する。

【0026】請求項16に記載の発明によれば、請求項11または12に記載の記録および/または再生装置において、任意に設定されたアドレス検出のために必要な条件の組合せは、入力データの同期検出に成功すること、入力データがバイフェーズルールで書かれたデータであると判定されること、およびアドレス検出のタイミングがアドレス周期信号のアドレスウィンドウに合致していることが判定されることを含む。

【0027】請求項17に記載の発明よれば、請求項11ないし16のいずれかに記載の記録および/または再生装置において、任意に設定された条件のすべての判定結果がアドレス検出を示していなくても、少なくともアドレス検出のタイミングがアドレス周期信号のアドレスウィンドウに合致していることが判定されることを条件にアドレス検出信号を補間する手段をさらに含む。

【0028】請求項18に記載の発明によれば、請求項 11または12に記載の記録および/または再生装置に おいて、任意に設定された条件の判定結果に応じてアド レス値を選択する手段をさらに備える。

【0029】請求項19に記載の発明によれば、請求項18に記載の記録および/または再生装置において、任意に設定された条件が、アドレス周期信号の使用を含まない場合、他の条件の判定結果に応じて、検出された生のアドレス値または保持されている前のアドレス値を、アドレス値として選択する手段を含む。

【0030】請求項20に記載の発明によれば、請求項18に記載の記録および/または再生装置において、任意に設定された条件が、アドレス周期信号の使用を含む場合、他の条件の判定結果に応じて、検出された生のア30ドレス値、保持されている前のアドレス値、または前のアドレス値にプラス1した補間値のいずれかを、アドレス値として選択する手段を含む。

[0031]

【発明の実施の形態】まず最初に、との発明が適用される記録媒体である光磁気ディスクに記録され再生される情報のフォーマットについて説明する。

【0032】図1を参照すると、光磁気ディスク1の記録面上には、同心円状(または螺旋状)に複数のトラック(t<sub>1</sub>, t<sub>2</sub>, t<sub>3</sub>, t<sub>4</sub>, …, t<sub>n-1</sub>, t<sub>n</sub>)が形成され 40 ており(図1ではディスクの全面に形成されたトラックの一部分のみをセクタ状に示している。)、これらの複数の同心円状のトラックはさらに、外周から内周への半径方向において隣接する数本のトラックごとにバンドを形成し(たとえば図1のトラックt<sub>1</sub>~t<sub>4</sub>で1つのバンドを形成)、隣接するバンドとバンドとの間には図示しない緩衝領域が形成される。

【0033】光磁気ディスク上の各トラックは等間隔に 分割され、情報の記録単位である複数のフレーム2がそれぞれ配置される。

【0034】図1に示すように、各フレーム2はさらに 39個のセグメント(S0, S1, S2, S3, …, Sn, …, S38)によって構成される。39個のセグメントの先頭のセグメントS0はアドレスセグメントであり、残りの38個のセグメント $S1\sim S38$ はデータセグメントである。

【0035】アドレスセグメントおよびデータセグメントのいずれにおいても、各セグメント内の先頭位置には、記録再生動作の基準となるクロック信号を生成するための位相基準となるファインクロックマーク(FCM)が形成されている。

【0036】図1を参照するとさらに、アドレスセグメントS0およびデータセグメントSnの物理的形状が模式的に示されている。各トラックは、1対のランドおよびグループで構成される。斜線で示されるグループは、記録面上に形成された溝部であり、ランドはそれ以外の部分である。

【0037】まず、前述のようにアドレスセグメントおよびデータセグメントのいずれにおいても、各セグメントの作頭位置にFCMが、グルーブとランドとの間で凹凸関係を逆転することによってプリフォーマットされている。このようにFCMが形成されている領域をFCMフィールドと称する。

【0038】アドレスセグメントSOにおいては、FC Mフィールドに続くアドレスフィールドにおいて、当該フレームに関するアドレス情報を変調した信号によって、光磁気ディスクの製造時にグルーブとランドとの境界線がウォブリングされることにより、アドレス情報がブリフォーマットされている。

0 【0039】一方、データセグメントSnにおいては、 FCMフィールドに続いて、データを光磁気記録するためのデータフィールドが設けられている。なお、データは、トラックを構成するグループおよびランドのいずれたも、または双方に光磁気記録可能である。

【0040】次に、図2を参照して、上述の情報の記録 単位としてのフレームのフォーマットについてより詳細 に説明する。

【0041】先に説明したように、各フレームは、たとえばセグメント0〜セグメント38の合計39個のセグメントによって構成される(図2の(a))。各セグメントは、たとえば532データクロックビット(DCB)長であり、したがってFCMは532DCBの周期で繰返すことになる。

【0042】図2の(b) に示すように、39個のセグメントの先頭のセグメント0はアドレスセグメントである。このアドレスセグメントは、FCMがプリフォーマットされた12DCB長のFCMフィールド、アドレスデータがプリフォーマットされた520DCB長のアドレスフィールドから構成される。

50 【0043】図2の(c)に示すように、39個のセグ

メントの2番目のセグメント1は、先頭のデータセグメ ントに相当する。この先頭のデータセグメント1は、1 2DCB長のFCMフィールドと、データの書出しを示 す4 DCB長の固定パターン "0011" が記録される ブリライトフィールドと、再生時にフレーム単位の記録 の開始位置を確認するために用いる320DCB長の固 定パターンであるヘッダフィールドと、データを記憶す るための192DCB長のユーザデータフィールドと、 ユーザデータフィールドの終結を示す4 D C B 長の固定 パターン"1100"が記録されるポストライトフィー 10 ルドとから構成される。

【0044】図2の(d)に示すように、残りのセグメ ント2~セグメント38はすべて同じフォーマットのデ ータセグメントである。これらのデータセグメントの各 々は、12DCB長のFCMフィールドと、4DCB長 のプリライトフィールドと、512DCB長のユーザデ ータフィールドと、4DCB長のポストライトフィール ドとから構成される。

【0045】図2の(c),(d)から明らかなよう のみがヘッダフィールドを含んでいる。

【0046】次に図3は、図2の(b) に示したアドレ スセグメント〇のより詳細なフォーマットを示す図であ

【0047】図3に示すように、全長532DCBのア ドレスセグメント0は、12DCB長のFCMフィール ドと、4DCB長のプリバッファフィールドと、3アド レスデータビット(ADB)長のプリアンブル1と、4 ADB長の同期フィールドと、69ADB長のアドレス フィールドと、9ADB長のリザーブドフィールドと、 6DCB長のポストバッファフィールドとから構成され ている。

【0048】プリアンブル1と、同期フィールドと、ア ドレスフィールドと、リザーブドフィールドとで全長8 5ADBであるが、これは510DCBに相当している (1ADB=6DCB)

【0049】上述の各フィールドのうち、69ADB長 のアドレスフィールドの詳細がさらに示されている。す なわち、アドレスフィールドは、7ADB長のフレーム アドレス (フレーム番号) と、5 A D B 長のバンドアド 40 レス(バンド番号)と、12ADB長のトラックアドレ ス(トラック番号) 1と、14ADB長のCRC1と、 1ADB長のプリアンブル2と、4ADB長のResy ncと、12ADB長のトラックアドレス(トラック番 号)2と、14ADB長のCRC2とから構成されてい

【0050】このアドレスフィールドのうち、フレーム アドレス、バンドアドレス、トラックアドレスが、現在 の記録再生位置を特定するための「アドレス情報」とし ての意義を有している。なお、説明の便宜上、アドレス 50 トローラ112に供給する。

セグメントから再生されるデータ全体を「アドレスデー タ」と称することとする。

【0051】次に、図4は、この発明が適用される光磁 気ディスクの記録再生装置の構成を示す概略ブロック図 である。

【0052】図4を参照して、この記録再生装置の再生 動作について説明する。まず、モータ118により回転 駆動される光磁気ディスク101からピックアップ(P U) 102によってデータが再生され、信号演算回路1 00に与えられる。信号演算回路100はピックアップ の各センサ出力信号を演算することにより、再生データ 信号RFと、各セグメントのFCMを検出するためのタ ンジェンシャルブッシュブル信号TPPと、アドレスセ グメントのアドレスフィールドにウォブリングによって 記録されたアドレスデータを再生するためのラジアルブ ッシュブル信号RPPとを、それぞれ別々に出力する。 【0053】再生データ信号RFは、バンドパスフィル タ(BPF)103を介して復調可能な周波数が抽出さ れ、AD変換器104によりデジタル信号に変換され に、データセグメントのうち先頭のデータセグメント1 20 る。AD変換器104の出力は、波形等化回路105に よって波形等化され、周知のビタビ復号器106に与え られる。

> 【0054】ビタビ復号器106で復号された出力は、 データ復調器108に与えられ、記録時に施されたデジ タル変調がデジタル復調され、その後誤り訂正回路10 9に与えられる。誤り訂正回路109は、記録時に付加 された誤り訂正符号を用いて誤り訂正を実行する。

【0055】ビタビ復号器106の出力はまたヘッダ検 出回路107にも与えられ、ヘッダ検出回路107は、 前述のセグメント1 に記録されたヘッダフィールドの位 30 置を検出して、ヘッダ検出信号を発生してデータ復調器 108に与える。

【0056】一方、信号演算回路100から出力された TPP信号は、PLL回路110に与えられ、PLL回 路110は、各セグメントのFCMを再生した信号であ るTPP信号に基づいて、データクロックCLKを発生 する。PLL回路110で発生したデータクロックCL Kは、前述のAD変換器104、波形等化回路105、 ビタビ復号器106、ヘッダ検出回路107、およびデ ータ復調器108に与えられるとともに、後述するアド レス検出回路111およびデータ変調器114にも与え られる。また、PLL回路110からは、TPP信号に 基づいてFCMに相当する信号がアドレス検出回路11 1に与えられる。

【0057】さらに、信号演算回路100から抽出され たRPP信号は、アドレス検出回路111に与えられ る。アドレス検出回路111は、アドレスセグメントか ら再生されたアドレスデータに含まれる同期信号を検出 して当該フレームのアドレス情報を正確に抽出してコン

30

11

【0058】コントローラ112は、前述のデータ復調器108および誤り訂正回路109ならびに後述する誤り訂正符号付加回路113およびデータ変調器114との間で、制御データのやり取りを行なう。

【0059】次に、図4を参照して、この記録再生装置の記録動作について説明する。まず、記録すべきデータが誤り訂正符号付加回路113に入力され、誤り訂正符号が付加されたデータは、データ変調器114によりデジタル変調され、磁気ヘッド駆動回路115に与えられる。磁気ヘッド駆動回路115は、入力されたデータに基づいて磁気ヘッド116を駆動し、磁気ヘッド116はデータに基づいて変調された磁界を光磁気ディスク101に印加する。

【0060】また、レーザ駆動回路117は、所定強度のレーザ光を生成するようにピックアップ102中の半導体レーザ(図示省略)を駆動し、ピックアップ102は所定強度のレーザ光を光磁気ディスク101に照射する。これにより、データに基づいて異なる方向の磁化を有する磁区が光磁気ディスク101に形成され、データが磁界変調記録される。

【0061】図4に示したアドレス検出回路111は、 その種々の機能の一部として、この発明の同期検出回路 およびアドレス検出回路としての機能を有する。すなわ ち、この発明は、各フレームのアドレスセグメントから 再生されたアドレスデータに含まれる同期信号を検出す ることにより、この同期信号の後続のアドレス情報を再 生データから正確に切出すための位置を特定することが できる同期検出回路を提供するとともに、切り出された 情報がアドレス情報であるか否かを判断するアドレス検 出回路を提供するものであり、図4の記録再生装置で は、アドレス検出回路111によって実現されている。 【0062】図5は、図4のアドレス検出回路111の うち、この発明の実施の形態における同期検出回路とし て機能する部分のみを抽出して示す概略ブロック図であ る。また、図6は、図5に示した同期検出回路の動作を 説明するためのタイミング図である。

【0063】まず、図5および図6を参照して、図4のPLL回路110から供給されるFCMを示す信号(図6の(a))が可変遅延回路121を介して検出窓(ウインドウ)発生回路122に与えられる。検出窓発生回40路122は、FCMを示す信号を受けてから図6(a)に示す固定遅延時間後、所定期間Hレベルとなって同期信号(SYNC)検出窓を開く信号(図6の(b))を発生してアドレス同期(SYNC)検出回路123の一方の入力に与える。

【0064】一方、信号演算回路100から与えられる、アドレスフィールドのアドレスデータを再生した信号RPPは、AD変換器124でデジタルデータに変換された後(図6(c))、アドレスSYNC検出回路123の他方の入力に与えられる。

【0065】アドレスSYNC検出回路123は、SYNC検出窓の開いている期間中(図6(b))に入力されるデジタルのアドレスデータを、予め図示しないレジスタに記憶させておいた同期信号(SYNC)パターンと対比する。すなわち、図3に示したアドレスセグメントを構成する4ADB長の同期フィールドのSYNCパターンに相当するパターンが予め準備されており、SYNC検出窓の期間内において、アドレスセグメントから実際に再生されてくるアドレスデータのパターンと対比される。そして両者のデータパターンが一致すれば、アドレスセグメントの同期フィールドが検出されたとして、同期(SYNC)検出信号(図6の(d))が、アドレスSYNC検出回路123から出力される。

【0066】なお、上述のようにFCMの検出から固定 遅延時間後にSYNC検出窓を開けるように構成されて いるが、この固定遅延時間は図3のアドレスセグメント のフォーマットから理解されるようにFCMフィールド の終了から同期フィールドの開始までの期間に相当する 期間である。これにより、同期フィールドのSYNCパ20 ターンが到来すると予想されるタイミングで検出窓を開け、SYNCパターンの検出を行なっている。

【0067】なお、装置を構成する部品や回路素子のばらつき等によって、必ずしも一定の遅延時間を実現できない場合がある。そこで、遅延時間可変の遅延回路121をさらに設け、製品の出荷時等にこれを調整して、全体として正確な固定遅延時間の実現を図っている。

【0068】上述のようにして、SYNC検出信号(図6の(d))が出力されると、これによってアドレスセグメントの同期フィールドに引続くアドレスフィールド(図3)の開始位置が特定されたことになり、再生データの流れの中からアドレスフィールドのアドレス情報を切出すことが可能となる。

【0069】次に、図7は、図5のアドレスSYNC検出回路123の基本的な構成を示すブロック図である。【0070】図7を参照して、図5のAD変換器124からのアドレスデータは、アドレスSYNC検出回路123の一方の入力を介してシフトレジスタ125にシリアルに入力される。一方、8ビットのレジスタ126には、予め同期フィールドのSYNCパターン"10001110"が記憶されている。

【0071】そして、シフトレジスタ125に順次入力されラッチされた8ビットの入力アドレスデータと、レジスタ126の8ビットのSYNCパターンとが、対応するビットごとに比較器127で比較される。両者のパターンが完全に一致(フルマッチング)したときにのみ同期検出を示す信号が比較器127から出力され、ANDゲート128の一方入力に与えられる。

【0072】ANDゲート128の他方入力には、図5の検出窓発生回路122からのSYNC検出窓信号が、 50アドレスSYNC検出回路123の他方入力を介して入 20

力される。この結果、SYNC検出窓信号がHレベルと なり検出窓が開いている期間中(図6の(b))に比較 器127から検出出力が出力された場合にのみ、その検 出出力がアドレスSYNC検出信号(図6の(d))と してANDゲート128から出力されることになる。

13

【0073】以上の動作は、図4のPLL回路110が 順調に機能し、PLL回路110がロックしてジッタ成 分の少ないクロック信号が装置の各要素に供給されてい る場合の動作である。図8は、このような定常状態(P LLロック時) における入力アドレスデータのシフタレ 10 ジスタ125へのラッチのタイミングを示すタイミング 図である。

【0074】図8において(a)は入力アドレスデータ であり、(b)はアドレスデータをサンプリングするク ロック信号である。各クロックはDCBの周波数であ り、前述のように6DCBで1ADBに相当している。 【0075】図8において、入力アドレスデータの立上 がりまたは立下がりのエッジに応じて図示しないカウン タがリセットされ、次に到来するクロックからカウンタ は0.1.2のカウントを繰返す。そしてカウント値0 のときに入力アドレスデータは矢印のタイミングでラッ チされる。図8の例では、まず入力アドレスデータの立 上がりエッジによりカウンタがリセットされ、次のカウ ント値0のクロックの立下がりに応じたタイミングでデ ータ"1"のラッチが行なわれる。次に、入力アドレス データの立下がりエッジによりカウンタがリセットさ れ、次のカウント値0のクロックの立下がりに応じたタ イミングでデータ"0"のラッチが行なわれる。以下、 0, 1, 2のカウント値が反復され、カウント値0でと に対応するクロックの立下がりタイミングでデータがラ ッチされることになる。

【0076】図8の定常状態では、SYNCパターンに 相当するデータ"10001110"が下向き矢印のタ イミングで順次取込まれシフトレジスタにラッチされて いく様子が表わされている。この取込みの分解能はPL しから供給されるクロックの周波数によって変化する。 【0077】すなわち、図9は、PLLのロックが外 れ、供給されるクロックの周波数が下がり、この結果入 力アドレスデータから取込まれるデータが欠落している 状態を示している。また図10は逆に、供給されるクロ 40 ックの周波数が上がり、入力アドレスデータから余分な データが取込まれている状態を示している。

【0078】このように、図9および図10に示した非 定常状態(PLLのロックが外れた状態)では、図7に 関連して先に説明したSYNCパターンのフルマッチン グは不可能となり、アドレスSYNC検出はもはやでき なくなる。

【0079】先に述べたように、PLL回路110がロ ックした状態では、同期検出は問題なく実行できるが、 光磁気ディスクの記録再生装置では、必ずしもPLLが 50 ず、クロックが不安定なため、読取れないアドレスデー

ロックした状態だけで同期検出が行なわれるものではな 44.

【0080】たとえばトラックジャンプやスチル再生の 際にはトラッキングが乱れ、PLL回路110はロック できなくなることがある。たとえばピックアップが次の 再生位置へジャンプした後、ディスクからデータを読取 ろうとすると、PLLがロックするまでの間、安定した クロックは供給されない。その一方で、ジャンプ中のピ ックアップが現在どこにいるかを常に特定する必要があ り、クロックがいかに乱れていてもアドレスを検出する 必要がある。そしてアドレス検出の前提として同期検出 を行なわなければならない。

【0081】しかしながら、前述のような8ビットのS YNCパターンのフルマッチングによる検出では、この ようにクロックが乱れた状態(図9および図10に示す ような非定常状態)では同期検出は不可能である。

【0082】本発明の実施の形態によれば、PLLのロ ック状態すなわちクロックの供給状態を考慮して、SY NCパターンのフルマッチングではなく、部分的に指定 されたSYNCパターンのマッチングの検出により、同 期検出が行なわれる。

【0083】図11は、この発明の実施の形態によるア ドレスSYNC検出回路123の構成を示す概略ブロッ ク図であり、図12は、図11の比較器129の詳細な 構成を示すブロック図である。

【0084】図11および図12に示した実施の形態に おいては、レジスタ126に記憶された8ビットのSY NCパターン"10001110"のすべてではなく、 ある部分のみをマッチングの対象のビットとしてユーザ が予め指定するものである。

【0085】8ビットのSYNCパターン"10001 110"のうちどのビットを観測の対象とするかを指定 するデータは、レジスタ130および131に設定され る。

【0086】レジスタ130には最初の同期パターンと しての4ADB長の同期フィールド(図3)の検出の際 にマッチングの対象とするビットを指定する情報が記憶 されており、レジスタ131には、2番目の同期パター ンとしての4ADB長のResyncフィールド(図 3)の検出の際にマッチングの対象とするビットを指定 する情報が記憶されている。

【0087】 これらのレジスタ130、131 に記憶さ れたデータ "0" は8ビットのSYNCパターン "10 001110"のうち対応するビットをマスクする機能 を有し、データ"1"はSYNCパターンの対応するビ ットと対応するアドレスデータとの比較を可能にする機 能を有している。

【0088】すなわち、図11を参照して、最初の同期 フィールドの検出時にはPLLが十分にロックしておら

タが多く、8ビットのフルマッチングは事実上困難であ る。そこで、8ビットのSYNCパターン"10001 110"の中心部の4ビット"0011"のみをマッチ ングの対象ビットとして観測し、両端の2ビット"1 0" および"10" は切捨てるように構成したものであ る。これに対し、最初の同期フィールドに近接した後の Resyncフィールドでは、上述の最初の同期フィー ルド位置でのクロック位相調整の結果、クロック位相が 大きくずれている可能性が低いため同期検出が容易にな っている。そこで、マッチングの対象となるビットをS 10 YNCパターンの中心の6ビット"000111"に拡 大したものである。

【0089】より詳細に、最初の同期フィールドの検出 時には、スイッチ群132は、レジスタ130に記憶さ れているデータ"00111100"を比較器129に 与えるよう、図示しない制御回路からの制御信号によっ て切換えられる。

【0090】図12を参照すると、8ビットの各々ごと に、シフトレジスタ125からのアドレスデータビット と、レジスタ126からのSYNCパターンビットとが 20 対比され、両者のビットがともに"0"のときまたはと もに"1"のとき、ORゲート129a, 129b, …, 129hの各々から"1"が出力され、それ以外の 場合には"0"が出力される。

【0091】ことで、レジスタ130からの対応するS YNC観測指定ビットが"O"であれば、その反転信号 と対応するORゲート出力とのOR処理の結果、ORゲ ート129i, 129j, …, 129oのうち対応する ゲートからは常時"1"が出力され、当該アドレスデー タとSYNCバターンとの対比結果はマスクされること 30

【0092】一方、レジスタ130からの対応するSY NC観察指定ビットが"1"であれば、その反転信号と 対応するORゲート出力とのOR処理の結果、ORゲー ト129a, 129b, …, 129hの出力がそのまま ORゲート129i, 129j, …, 129oのうち対 応するゲートから出力されることになる。

【0093】すなわちレジスタ130のデータパターン が"00111100"であれば、中央の4ビットに相 当する部分のみにおいてアドレスデータとSYNCバタ 40 ーンとの対比が行なわれ、中央の4ビットすべてで一致 が検出された場合にのみAND回路129pから"1" の出力が検出され、図11のANDゲート128の一方 入力に与えられることになる。

【0094】次に、Resyncフィールドの検出時に は、スイッチ群132はレジスタ131に記憶されてい るデータ"01111110"を比較器129に与える ように切換わる。上述の場合と同様に、レジスタ131 からの対応するSYNC観測指定ビットが"0"であれ ば常時 "1" がAND回路129pに与えられ、"1" 50 "01"の波形で表現する方法である。

であればORゲート129a, 129b, ..., 129h の出力がそのままAND回路129pに与えられる。す なわち、レジスタ131のデータパターンが"0111 1110"であれば、中央の6ビットに相当する部分に おいてのみ、アドレスデータとSYNCパターンとの対 比が行なわれ、中央の6ビットすべてで一致が検出され た場合にのみAND回路129pから"1"の出力が検 出され、図11のANDゲート128の一方入力に与え られることになる。

【0095】なお、上述の実施の形態では、最初の同期 フィールドと後続のResyncととで同じSYNCパ ターン"10001110"を用いていたが、両者は互 いに異なるSYNCバターンであってもよい。その場合 にはResyncの同期パターンを記憶したレジスタが さらに1つ必要となる。

【0096】以上のように、この発明の実施の形態によ れば、最初の同期検出のときにはマッチングの観測ビッ ト数を少なくし、2回目の同期検出のときにはマッチン グの観測ビット数をより多くしている。これにより、P LLが未だ十分にロックしていない1回目の検出時で も、同期検出が可能となり、さらに2回目の検出時には より確実な同期検出が可能となる。

【0097】なお、レジスタ130,131に設定され る観測指定ビットは、ユーザがディスク装置のばらつき などを考慮して経験的に適当な範囲に決定し、図示しな いコントローラ等を介して設定するものであり、図11 に示したものは例示にすぎない。

【0098】以上のようにして同期検出が行なわれる と、後続のアドレス情報の切出し位置が特定され、アド レス情報が抽出されることになる。しかしながら、PL L回路が非常に不安定な状態にありクロック信号がいつ までも安定しない場合、光磁気ディスク上のアドレス情 報そのものが何らの原因で破壊されている場合、光磁気 ディスクの温度特性等により信号が極めて読取にくくな っている場合などには、同期検出に引続いて抽出された データであっても、現実にはアドレスセグメントのアド レスデータであるとは限らず、したがって、抽出された データがアドレスデータであるか否かを判断する必要が ある。

【0099】すなわち、この発明は、同期検出によって 抽出されたデータがアドレスデータであるか否かを判断 するアドレス検出回路を提供するものであり、図4に示 した記録再生装置ではアドレス検出回路111によって 実現されている。

【0100】以下に、この発明によるアドレス検出の原 理について説明する。一般に、アドレスデータは、バイ フェーズルールによって光磁気ディスク上に書込まれて いる。簡単に説明すると、バイフェーズルールとは、情 報の"0"を"10"の波形で表現し、情報の"1"を

【0101】アドレスデータは必ずバイフェーズルール によって光磁気ディスクに書かれているため、同期検出 に引続いて抽出されたデータがアドレスデータであるか 否かは、抽出された当該データがバイフェーズルールに よって書かれたデータであるか否かをチェックすること により判断することができる。このようなチェックをバ イフェーズルールチェックと称する。

【0102】したがって、もしも同期検出に引続いて抽 出されたデータがバイフェーズルールで表現されたデー タでなければ、同期検出は誤っており、抽出されたデー 10 タはアドレスデータとは関係のないデータであるものと 判断し、アドレス未検出状態となる。このような場合に は、アドレス検出のためのシーケンサが停止し、次のF CMの検出を待ってアドレス検出動作を繰返すこととな る。

【0103】との発明の実施の形態では基本的に、まず 同期検出がなされた後に、バイフェーズルールのチェッ クを行ない、検出されたデータがバイフェーズルールで 書かれていたことが検出された(バイフェーズルールチ ェック〇K) 場合に、アドレス検出の前提条件をパスし 20 たものとする。そして、この場合に限り、追加の種々の 検出が行なわれる。以下に、アドレス検出の種々の方式 について説明する。

【0104】 [実施の形態1] 同期検出に加えてバイフ ェーズルールチェックOKの場合、さらにアドレスセグ メントのCRC1およびCRC2のエラーチェック、な らびにアドレス周期信号のアドレスウィンドウの検出を 行ない、すべての検出結果が良好な場合にのみアドレス データの検出が正しく行なわれていたものと判断する。 【0105】図13は、このような実施の形態1の設定 30 条件がすべて満たされている場合を示すタイミング図で ある。

【0106】図13を参照して、FCM(a)の検出 後、前述の同期検出信号(b)が得られ、後続の信号の バイフェーズルールチェックが行なわれる。その結果、 エラーがなければ(データがバイフェーズルールで書か れていれば)、バイフェーズルールエラーフラグはLレ ベルとなってエラーなしを示す(c)。

【0107】その後、CRC1のエラーチェック動作 ックは行なわれ、CRC1によりアドレスデータが正し く読めた場合にはCRC1OKフラグはHレベルに立上 がる(d)。

【0108】その後、CRC2のエラーチェック動作 (斜線部)が開始されるまでの期間、再度バイフェーズ ルールチェックが行なわれ、CRC2によりアドレスデ ータが正しく読めた場合には、CRC2OKフラグはH レベルに立上がる(e)。

【0109】一方、アドレス周期信号(f)は、アドレ スセグメントのウィンドウとなる信号である。アドレス 50 ェーズルールチェックOKの場合、さらにアドレスセグ

セグメントは、39セグメント周期でディスク上に形成 されており、したがってアドレスデータは39FCMの 周期で検出されることになる。すなわち、このアドレス 周期信号(f)は、アドレス検出信号(g)が発生する たびに、図示しないカウンタをリセットし、以後FCM を39個カウントすることによってアドレスセグメント のタイミングを見出し、その都度パルス状のアドレスウ ィンドウを発生する信号である。

【0110】図13の例では、アドレスの検出タイミン グがアドレス周期信号のアドレスウィンドウに適合して いる状態を示している。しかし、最初のアドレス検出の タイミングではアドレス周期は未だとれていないため、 図13のようなタイミングでアドレスウィンドウは発生 していない。このため、最初の検出タイミングでは、同 期検出(b)+バイフェーズルールチェックOK(c) が検出されれば、あるいはそれに加えて設定により、C RC1, CRC2の双方(AND)または一方(OR) でエラーなし(d, e)が検出されれば、とりあえずア ドレス検出信号(g)を発生することとしている。

【0111】このアドレス検出信号(g)を初期信号と して39個FCMをカウンタで繰返しカウントすること により、以後はアドレス周期が確定し、図13に示すよ うなタイミングでアドレス周期信号のアドレスウィンド ウが発生することになる。なお、後述する実施の形態2 ~5のいずれにおいても、同様にして、アドレス周期信 号(f)の周期は、最初の検出時にアドレス周期を考慮 せずに検出されたアドレス検出信号(g)を初期信号と して39個のFCMを繰返しカウントすることにより確 定されるものとする。

【0112】したがって、図13の実施の形態1の状態 では、すでにアドレス周期信号の周期は確定しており、 同期検出(b)+バイフェーズルールチェックOK

(c) に加えて、CRC1, CRC2の双方(AND) でエラーなしが検出され(d.e)、かつ検出タイミン グがアドレス周期信号(f)のアドレスウィンドウに適 合していることが判断された場合にのみ、アドレスデー タの検出が正しく行なわれたものとみなしてアドレス検 出信号(g)が発生する。

【0113】このように、同期検出+バイフェーズルー (斜線部)が開始されるまで、バイフェーズルールチェ 40 ルチェックOKに加えて、CRC1, CRC2の双方の エラー検出結果までアドレス検出条件に加味すると、厳 密なアドレス検出が行なえる一方、データの状態が少し でも劣化すると、検出率が著しく低下してしまうことが 考えられる。

> 【0114】との発明は、以下の実施の形態に示すよう に、アドレス検出のための条件設定に自由度を持たせる ことにより、光磁気ディスクから再生されるデータの状 況に応じたアドレス検出を可能にするものである。

> 【0115】「実施の形態2]同期検出に加えてバイフ

メントのCRC1またはCRC2のエラーチェック、な らびにアドレス周期信号のアドレスウィンドウの検出を 行ない、CRC1またはCRC2のいずれか一方でエラ ーがないと判断され、かつアドレス周期信号のアドレス ウィンドウが検出された場合にのみ、アドレスデータの 検出が正しく行なわれたものと判断する。

【0116】図14は、CRC1、CRC2のうち、C RC1でエラーなしが判断され(d)、さらに検出タイ ミングがアドレス周期信号(f)のアドレスウィンドウ に適合していることが判断された場合を示し、図15 は、CRC1、CRC2のうち、CRC2でエラーなし が判断され(e)、さらに検出タイミングがアドレス周 期信号(f)のアドレスウィンドウに適合していること が判断された場合を示している。前述の実施の形態1で は、CRC1、CRC2の双方(AND)でエラーなし が検出されなければアドレス検出とみなされないのに対 し、この実施の形態2では、CRC1、CRC2の一方 (OR) でエラーなしと検出されれば、アドレス検出と みなされ、アドレス検出信号(g)が発生する。

【0117】すなわち、この実施の形態2では、前述の 20 実施の形態 1 に比べて、アドレス検出のための設定条件 が緩和されており、再生データの状態が良好ではない場 合でも、アドレス検出率が低下することを防いでいる。 【0118】 [実施の形態3] 同期検出に加えてバイフ ェーズルールチェックOKであれば、CRC1, CRC

2のエラーチェックは加味せず、アドレス周期信号のア ドレスウィンドウが検出されればアドレスでの検出が正 しく行なわれたものと判断する。

【0119】図16は、このような実施の形態3による 設定条件が満たされた状態を示すタイミング図であり、 CRC1, CRC2のエラーチェックを加味することな く(CRC OFF)、検出タイミングがアドレス周期 信号(f)のアドレスウィンドウに適合していることが 判断されれば、アドレス検出とみなされ、アドレス検出 信号(g)が発生する。

【0120】したがって、この実施の形態3では、前述 の実施の形態2に比べて、さらにアドレス検出のための 設定条件が緩和されており、再生データの状態がさらに 不良の場合でも、アドレス検出率が低下することを防い でいる。

【0121】図17は、このようなアドレス検出のため の設定条件の組合せの表を示す図である。この表の第1 行に示すように同期検出+バイフェーズルールチェック の前提条件をバスできなかった場合(NG)、CRC 1、CRC2のエラーチェック、アドレス周期信号の検 出は行なわれない。

【0122】第2行~第4行は、同期検出+バイフェー ズルールチェックOKを前提として、CRC1, CRC 2のエラーチェックを加味しない場合(OFF)、CR C1,CRC2の双方のエラーなしを加味する場合(A 50 り、この周期信号のアドレスウィンドウ内にアドレスデ

ND)、CRC1、CRC2のいずれか一方のエラーな しを加味する場合(OR)であって、アドレス周期信号 が検出されない(OFF)場合を示している。

【0123】アドレス周期信号のアドレスウィンドウが 検出されなければアドレス検出の確度は下がるが、アド レス検出とみなすように設定することは可能である。前 述のように周期信号のアドレスウィンドウは最初のアド レス検出時には出てこないことがあっても、とりあえず 発生したアドレス検出信号を初期信号としてFCMを3 10 9個カウントすれば39セグメントごとに必ず発生す る。

【0124】一方、第5行~第7行は、上述のCRC 1. CRC2のエラーチェックがOFF、AND、OR の場合であって、アドレス周期信号のアドレスウィンド ウが検出されている(ON)場合を示している。すなわ ち、第5行目は、図16の実施の形態3に相当する設定 条件の組合せであり、第6行目は、図13の実施の形態 1に相当する設定条件の組合せであり、第7行目は、図 14および図15の実施の形態2に相当する設定条件の 組合せである。

【0125】ところで、上述の各実施の形態では、同期 検出とバイフェーズルールチェック〇Kをアドレス検出 の最低条件としている。

【0126】しかしながら、光磁気ディスクによって は、データの状態が劣悪なものもあり、バイフェーズル ールチェックをアドレス検出の前提条件とすると全くア ドレスが読めなくなってしまうことが考えられる。そこ で、この発明では、アドレス検出の自由度をさらに増大 させ、バイフェーズルールチェックの結果がエラーであ っても、先行するアドレス検出信号によってアドレス周 期信号の周期が確定し、アドレス周期信号のアドレスウ ィンドウが検出されればアドレス検出とみなすように構 成したものである。

【0127】[実施の形態4]図18は、バイフェーズ ルールチェックがエラーでもアドレス検出とみなされる 場合の設定条件を示すタイミング図である。

【0128】図18を参照して、FCM(a)の検出 後、同期検出信号(b)が得られているが、バイフェー ズルールエラーフラグ(c)は、一旦リセットされた 40 後、Hレベルとなってバイフェーズルールエラーの発生 を示している。

【0129】との状態において、アドレス周期信号

( f ) については先に検出されたアドレス検出信号を基 に39個のFCMを繰返しカウントすることによってア ドレス周期が確定しているものとし、図18に示すよう にアドレスウィンドウが検出されたため、アドレス検出 信号(g)が破線で示すタイミングで補間される。すな わちアドレス周期信号(f)は、上述のように先行する アドレスセグメントから39FCM周期で繰返してお

ータがあるものと考えられるからである。

【0130】 [実施の形態5] 図19は、バイフェーズルールエラーに加えて、同期検出すら行なわれていない状態を示している。このような場合であっても、先に検出されたアドレス検出信号を基にアドレス周期信号の周期が確定してアドレス周期信号(f)のアドレスウィンドウが検出され、アドレス検出タイミングがアドレスウィンドウに適合している場合に、アドレス検出信号

(g)が破線で示すタイミングで補間される。

【0131】図20は、アドレス検出回路111(図4)のうち、上述の実施の形態1~5を実現する部分を抽出して示す概略ブロック図である。

【0132】図4の信号演算出回路100から与えられる、アドレスデータを再生した信号RPPは、図5の同期検出回路として機能するSYNC検出回路200、バイフェーズルールチェック回路201、CRC1チェック回路202、およびCRC2チェック回路203に与えられる。

【0133】SYNC検出回路200は、同期検出信号(b)を発生してシーケンサ204に与える。シーケン 20サ204は、この同期検出信号をもとに、バイフェーズルールチェック回路201によるバイフェーズルールチェック実行のタイミングを規定する信号と、CRC1チェック回路202によるエラーチェックのタイミングを規定する信号と、CRC2チェック回路203によるエラーチェックのタイミングを規定する信号とを発生し、それぞれ対応する回路に与えている。

【0134】 これにより、バイフェーズルールチェック 回路201、CRC1チェック回路202、およびCR C2チェック回路203は、前述の各実施の形態におい 30 て定められたタイミングで、それぞれバイフェーズルールのエラーチェック、CRC1のエラーチェック、CR C2のエラーチェックを実行する。これらのエラーチェックの結果はすべて判断回路205に与えられる。

【0135】一方、アドレス検出ウィンドウ作成回路2 06からは、アドレス周期信号(f)が発生し、判断回 路205に与えられる。

【0136】判断回路205においては、上述の各実施の形態において説明した設定条件の任意の組合せが予めユーザによって図示しないレジスタ等に設定されている40ものとする。そして判断回路205は、設定された組合せに応じて、アドレス検出を判断し、アドレス検出信号(g)を出力する。

【0137】出力されたアドレス検出信号(g)は、アドレス検出ウィンドウ作成回路206にフィードバックされる。アドレス検出ウィンドウ作成回路206はカウンタで構成され、このフィードバックされたアドレス検出信号によってリセットされ、39個のFCMのカウントを開始し、次の周期のアドレス周期信号を発生して判断回路205に与える。

【0138】ところで、上述の各実施の形態のように組合された設定条件に基づいてなされたアドレス検出の結果に応じて、適切なアドレス値を選択して表示する必要がある。

【0139】図21は、図17の設定条件の組合せの表に加えて、それぞれの場合のアドレス値の選択方法を示す表である。

【0140】図21の表の第1行は、図17の表の第1行と同様にNGである。第2行〜第6行は、同期検出+10 バイフェーズルールチェックOKの場合であって、39 FCM周期のアドレス周期信号を使用しない(OFF)場合を示している。これらの場合において、第2行のようにCRCエラーチェックを使用しない場合(OFF)には、現検出値が誤っているかの判定ができないので、とりあえず生のアドレス検出値をアドレス値として選択し、表示する。

【0141】一方、第3行〜第6行のようにCRCエラーチェックを使用する場合(AND、OR)、エラーチェックの結果に応じて、アドレス値として生の検出値を選択するか、または前のアドレス値をそのまま保持する(前値保持)。すなわち、CRCエラーチェックの結果、現検出値が誤っていると判断された場合には、誤ったアドレスをそのまま表示するか、アドレスの前値を保持するかのいずれかの選択を、ユーザの事前の設定に従ってすることができる。

【0142】なお、第2行〜第6行のようにアドレス周期信号を使用しない(OFF)の場合、アドレス値の推定が困難なため、補間値の作成(前値+1)は行なわない。

【0143】第7行〜第15行は、同期検出+バイフェーズルールチェックOKの場合であって、39FCM周期のアドレス周期信号を使用する(ON)場合を示している。これらの場合においてアドレス周期信号を使用しているのでアドレス値の推定が可能なため、CRCエラーチェックが使用されない(OFF)の場合、およびCRCエラーチェックが使用される場合(AND、OR)の各々において、ユーザの事前の設定に従い、アドレス値を、生の検出値、補間値、前値保持のいずれかから選択することができるる。

0 【0144】図22は、図21の表に従ったアドレス値の選択を実行するアドレス検出回路111(図4)の部分を示す概略ブロック図である。

【0145】図22に示した回路は、図20に示した回路に、フレームおよびバンドのアドレス読出回路207、トラック1のアドレス読出回路208、トラック2のアドレス読出回路209、およびアドレス値選択回路210を追加したものである。

【0146】アドレス読出回路207、208、209は、それぞれ、図4の信号演算回路100から与えられ 50 る信号RPPを受取る。また、シーケンサ204は、同

【図6】 同期検出回路の動作を説明するタイミング図 である。

期検出信号をもとにアドレス読出回路207、208、 209の動作タイミングを規定する信号を発生する。そ の他の図20に示した回路と共通する部分については説 明を繰返さない。

【0147】図3のアドレスセグメントのアドレスフィ ールドのフォーマットから明らかなように、フレームお よびバンドのアドレス読出回路207からはフレームお よびバンドのアドレスが読出されてアドレス値選択回路 210に与えられる。

【0148】一方、トラックアドレス1についてはCR 10 Clのエラーチェックがなされ、その結果に応じてトラ ック1のアドレス読出回路208からトラックアドレス 1が読出されてアドレス値選択回路210に与えられ る。また、トラックアドレス2についてはCRC2のエ ラーチェックがなされ、その結果に応じてトラック2の アドレス読出回路208からはトラックアドレス2が読 出されてアドレス値選択回路210に与えられる。

【0149】アドレス値選択回路210にはアドレス検 出ウィンドウ形成回路206からアドレス周期信号も与 えられる。アドレス値選択回路210は、図21の表に 20 て満たされた場合を示すタイミング図である。 示した予めユーザによって設定された選択方法に基づい て、CRCのエラーチェック結果およびアドレス周期信 号のアドレスウィンドウの有無に応じて、アドレス読出 回路207,208,209から読出したアドレス信号 を用いて、生の検出値として、前値保持として、または 前値に+1する補間値として、のいずれかとして選択し 表示する。

【0150】以上のように、この発明の実施の形態によ れば、アドレス検出のための設定条件の組合せに大きな 自由度を持たせることにより、データの状況に応じた検 30 出率でアドレス検出を行なうことが可能となる。また組 合せごとにエラーチェックの結果に応じてアドレス値を 選択表示することが可能となる。

【0151】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

#### 【図面の簡単な説明】

【図1】 光磁気ディスク上の信号記録形態と信号フォ ーマットとの関係を模式的に示す図である。

記録データの1フレームのフォーマットを詳 【図2】 細に示す模式図である。

【図3】 フレームを構成するアドレスセグメントのフ ォーマットを詳細に示す模式図である。

【図4】 この発明の実施の形態による光磁気記録再生 装置の概略ブロック図である。

【図5】 アドレス検出回路のうち同期検出回路として 機能する部分を示す概略ブロック図である。

【図7】 同期検出回路を構成するアドレスSYNC検 出回路の基本構成を示すブロック図である。

【図8】 位相がロックした場合のアドレスデータの取 込みのタイミングを示すタイミング図である。

【図9】 位相がロックしていない場合のアドレスデー タの取込みのタイミングを示すタイミング図である。

【図10】 位相がロックしていない場合のアドレスデ ータの取込みのタイミングを示すタイミング図である。

【図11】 との発明の実施の形態によるアドレスSY NC検出回路の構成を示すブロック図である。

【図12】 図11の比較器の構成を示すブロック図で ある。

【図13】 この発明の実施の形態1の設定条件がすべ て満たされた場合を示すタイミング図である。

【図14】 この発明の実施の形態2の設定条件がすべ て満たされた場合を示すタイミング図である。

【図15】 との発明の実施の形態2の設定条件がすべ

【図16】 この発明の実施の形態3の設定条件がすべ て満たされた場合を示すタイミング図である。

【図17】 アドレス検出のための設定条件の組合せの 表を示す図である。

【図18】 この発明の実施の形態4によるアドレス検 出信号の補間処理を示すタイミング図である。

【図19】 この発明の実施の形態5によるアドレス検 出信号の補間処理を示すタイミング図である。

【図20】 この発明の実施の形態1ないし5を実現す るアドレス検出回路のブロック図である。

【図21】 アドレス値の選択方法の表を示す図であ る。

【図22】 図21の表に従ったアドレス値の選択を実 行するアドレス検出回路のブロック図である。

【符号の説明】

50


1 光磁気ディスク、2 フレーム、100 信号演算 回路、101 光磁気ディスク、102 ピックアッ プ、103 BPF、104 AD変換器、105 波 形等化回路、106 ビタビ復号器、107 ヘッダ検 出回路、108データ復調器、109 誤り訂正回路、 110 PLL回路、111 アドレス検出回路、11 2 コントローラ、113 誤り訂正符号付加回路、1 14 データ変調器、115 DA変換器、121 可 変遅延回路、122 検出窓発生回路、123 アドレ スSYNC検出回路、124 AD変換器、125 シ フトレジスタ、126 レジスタ、127 比較器、1 28 ANDゲート、129 比較器、130 レジス タ、131 レジスタ、129a, 129b, …, 12 9h ORゲート、129i, 129j, ..., 129o ORゲート、129p AND回路、200 SYN

C検出回路、201 バイフェーズルールチェック回 \*路、206 アドレス検出ウィンドウ作成回路、20 路、202 CRC1チェック回路、203 CRC2 チェック回路、204 シーケンサ、205 判断回 \*

7, 208, 209 アドレス読出回路、210 アド レス値選択回路。


[図1]

【図17】




SYNC検出 + パイフェーズルールチェック	CRC1 CRC2 and/or/off	39FCM周期 on/off		
NG				
OK	off	off		
OK	and	off		
OK	or	off		
OK	off	on		
OK	and	on		
OK	or	on		


[図2]




【図5】




【図3】




【図4】




【図6】




【図7】




[図8]




[図9]



【図10】




【図11】




【図12】


【図20】




【図13】




【図14】




【図15】




【図16】



【図18】



【図19】




【図21】

アドレス表示設定艦の組合せ

SYNC検出 + パイフェーズルールチェック	CRC1 CRC2 and/or/off	39FCM層期 on/off	アドレス値選択 生検出値/補関値/ 前値保持
NG			
OK	off	off	生検出値
OK	and	off	生検出値
OK	and	off	前值保持
OK	or	off	生検出値
OK	or	off	前值保持
OK	off	on	生検出値
OK	off	on	補間値
OK	off	on	前值保持
OK	and	on	生検出値
OK	and	on	補間値
OK	and	on	前值保持
OK	or	an	生検出値
OK	or	on	補間値
OK	or	on	剪值保持





## フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テーマコード(参考)

G11B 20/18

572

G 1 1 B 20/18

572D

572F

574H

574

Fターム(参考) 5D044 AB01 BC06 CC06 DE32 DE34 DE38 DE68 GM27

5D090 AA01 CC04 DD03 EE15 FF07

FF43